본문으로 바로가기
평면표지(2D 앞표지)

반도체 설계 레이아웃 실무


  • ISBN-13
    979-11-6675-447-0 (93560)
  • 출판사 / 임프린트
    복두출판사 / 복두출판사
  • 정가
    20,000 원 확정정가
  • 발행일
    2024-01-10
  • 출간상태
    출간
  • 저자
    한국전자기술교육진흥협회
  • 번역
    -
  • 메인주제어
    기술, 공학, 농축산업, 산업공정
  • 추가주제어
    -
  • 키워드
    #기술, 공학, 농축산업, 산업공정
  • 도서유형
    종이책, 무선제본
  • 대상연령
    모든 연령, 대학 교재
  • 도서상세정보
    188 * 257 mm, 320 Page

책소개

최근 반도체설계 분야의 인력 구조를 종합해 보면 전체적으로 약 3,000여명의 인력이 종사하고 있으며, 그 중 60%정도가 석⋅박사 학위를 가지고 있다. 그리고 경력 인력의 대부분은 삼성전자, 하이닉스반도체, ETRI 등 대기업 및 연구소 출신들이다. 이 분야에 대한 신규 인력 공급은 이공계 기피현상과 맞물려 매우 제한적이며, 시스템 설계 등 상위 수준 설계자나 레이아웃 설계 등 중간계층 수준의 설계 인력 모두 인력이 부족한 형편이다.
  우리 나라의 반도체 산업은 지금 매우 중요한 기로에 놓여 있다고 볼 수 있다. 후발 주자들이 메모리 중심으로 우리나라의 수출액을 잠식해 오고 있는 가운데, 선진국은 그동안 축적된 기술력을 바탕으로 더욱 급성장하고 있다. 이에 대응하여 우리 나라는 세계 제1의 메모리 생산국의 기술력을 바탕으로 보다 부가가치가 높은 비메모리 반도체의 비중을 높여 나가야 할 때다. 이러한 변신을 가능하게 하는 관건은 무엇보다도 훈련된 전문인력 양성임은 자명한 사실이다.
  한국산업인력공단은 반도체설계기사의 검정시행에 이어 2005년 반도체설계산업기사의 시행을 입법예고하였으며, 이와 때를 같이하여 (사)한국전자기술교육진흥협회(KETA) 반도체연구회가 출간한 ‘반도체설계 레이아웃 실무’는 반도체현장에서 활용가능한 실무지침서가 될 것이다.
  반도체 제조회사는 일반적으로 ‘반도체설계 - 공정 및 패키지 - 칩테스트’의 3팀이 상호 밀접한 협력으로 제품을 출하할 수 있다. (전문)대학 졸업자가 반도체설계 트랙교육을 경험하였더라도 이들이 반드시 반도체설계 팀에서 일하는 경우는 드물다. 그들의 경험은 이제 3팀 모두에게 중요한 기본기술이기 때문에 공정이나 테스트 팀에도 배치되는 것이다. 레이아웃 설계도면을 중심으로 한 CAD 툴을 다룰 수 있는 훈련, 다각도의 시뮬레이션 경험 및 교육용 칩 테스트 등의 경험은 제품 수율의 증대를 위해 3팀 모두에게 필수 요소기술일 것이다. 즉, 기본기술 수준의 반도체설계 레이아웃 훈련은 반도체 제조 현장에서 꼭 필요한 코스인 것이다.
  이 지침서는 반도체현장 경험을 보유한 (전문)대학교수들로 구성된 KETA의 반도체연구회 집필진이 저술한 반도체설계(산업)기사 실기대비용 표준형 교재이며, 반도체현장기술자를 위한 중간계층 기술자의 훈련교재에도 적합하도록 집필하였다. 또한 이 책은 반도체설계 기본적 이해를 위한 대학의 초급과정과 실업계 특성화과정에 활용되도록 실습연계 교육에 초점을 맞추고 있다.
  이 교재를 위하여 실무 실습내용의 정확성을 검증하는 작업을 적극 지원하여 주신 (주)셀로코의 유영욱사장님과 출판을 위하여 교정, 편집, 제본 등에서 세심한 관심으로 지원하여 주신 복두출판사의 송광헌 사장님 및 관계자 여러분에게 깊은 감사의 뜻을 표한다.
  앞으로 이 책이 지속적인 수정 보완을 계속하여 국내외 산업 및 교육 현장에서 실질적인 실무지침서가 될 수 있도록 관계 전문가 여러분의 지도편달을 고대하면서, 그 동안 탈고를 위하여 정성을 모아주신 반도체기술교육협의회 소속 교수님 여러분에게 감사의 말씀을 전하는 바이다. 

목차

제 1 장 집적회로의 개요

1.1 집적회로 발전 과정

1.2 집적회로 제작 과정

1.3 집적회로의 분류

1.4 SoC(system on Chip)


 

제 2 장 CMOS 기술

2.1 CMOS 기술

2.2 MOS 트랜지스터 기술

2.3 CMOS 인버터의 DC 특성

2.4 CMOS 인버터의 스위칭 특성

2.5 CMOS 공정


 

제 3 장 회로 설계

3.1 SPICE 시뮬레이터

3.2 MyAnalog Station 소개

3.3 MyAnalog Station 실습

3.4 MySpice를 활용한 회로 설계 실습



 

제 4 장 CMOS 레이아웃 설계

4.1 레이아웃 설계

4.2 레이아웃 설계규칙(Design Rule)

4.3 기생회로(Parasitic Circuit) 요소

4.4 MyCAD 레이아웃 설계 실습

4.5 Good 레이아웃을 위한 가이드 라인

4.6 CMOS 인버터 레이아웃 설계 실습


제 5 장 NAND & NOR 회로 설계

5.1 CMOS 논리회로 구조

5.2 NAND 회로 설계

5.3 SPICE 시뮬레이션

5.4 NAND 회로의 레이아웃 설계

5.5 NOR 회로 설계

5.6 AOI 회로 설계


제 6 장 기타 CMOS 로직 회로

6.1 의사(疑似, pseudo) nMOS 로직

6.2 동적 CMOS 로직(dynamic CMOS 로직)

6.3 도미노 로직(domino logic)

6.4 클럭 CMOS 로직(C2MOS)

6.5 패스 트랜지스터 로직

6.6 CMOS 논리 게이트



제 7 장 전가산기 설계 실습

7.1 논리 회로 설계

7.2 레이아웃 설계



 

제 8 장 Op Amp 회로 설계

8.1 CMOS 연산증폭기의 구조

8.2 CMOS 연산증폭기 설계

8.3 OP Amp 회로의 Layout 설계

8.4 SPICE 시뮬레이션


 

부록

❑ 용어해설

❑ SCMOS_SCN4ME_SUBM_DRC.rul

❑ SCMOS_SCN4ME_SUBM_ERC.rul

❑ SCMOS_SCN4ME_SUBM.TEC

본문인용

-

서평

-

저자소개

저자 : 한국전자기술교육진흥협회
강창수(유한대학 교수) 외 10명의 대학교수로 구성
상단으로 이동